|
完全BIOS优化(4)
|
|
来源： 作者：方舟 发布时间：2008-08-04
|
|
stvista
26、Video BIOS Shadowing（视频BIOS映射）
选项：Enabled，Disabled
显卡做每一项工作都必须经过CPU处理数据，甚至一些硬件与硬件之间的交换（如显示芯片与显示内存），也要动用到中央处理器 。为了提高速度，首个解决方案是增加BIOS芯片，扩展系统BIOS的功能来管理显卡。开启此特性可以把视频BIOS的一部分内 容拷贝到系统内存，加快存取速度。在传统的计算机中，CPU通过64位DRAM总线读数据比8位XT总线要快得多，可以大大提高 显示子系统的性能。不过，当代的显卡已经包含了一个处理器芯片，所有工作都由显示处理器完成，并用驱动程序的特殊指令和CPU直 接沟通，在增加速度的同时，亦提供了向后兼容性。另外，大多数操作系统（如：WinNT 4.0、Linux）可以绕过BIOS操作硬件，所以BIOS映射已经没有什么用处了，反而会浪费主内存空间或引起系统不稳定。
顺便提一句，大多数显卡用的是Flash ROM是EEPROM（Electrically Erasable Programmable ROM，电擦写可编程只读存储器），它们的速度不仅比旧式130-150ns EPROM快，甚至超越了DRAM，因此视频BIOS映射就变得没意义。
如果你执意要使用映射，应该把所有区域都映射，不要仅copy一个32KB的缺省值（C000-C7FF），避免BIOS容 量过大引起的冲突。视频BIOS映射的唯一好处是兼容DOS游戏，那些老古董并不能直接存取硬件，非得BIOS帮助不可。
27、Shadowing address ranges (xxxxx-xxxxx Shadow)（映射地址列）
选项：Enabled，Disabled
此选项控制那一个区域的内存将用于映射视频BIOS。注意，某些附加卡会使用CXXX-EFFF作为输入/输出，并且内存读 /写请求不会经过ISA总线执行，映射视频BIOS可能导致附加卡不能工作。
三、Chipset Features Setup（芯片组特性设置）
1、SDRAM RAS-to-CAS Delay（内存行地址控制器到列地址控制器延迟）
选项：2、3
RAS（Row Address Strobe，行地址控制器）到CAS（Column Address Strobe，列地址控制器）之间的延迟时间。在SDRAM进行读、写、删新时都会出现延迟，减少延迟能够提高性能，反之则降低 性能。如果你的内存速度够快，尽量使用"2"。在超频的时候，选择"3"会让系统更稳定，增加OC成功率。
2、SDRAM RAS Precharge Time（SDRAM RAS预充电时间）
选项：2、3
在SDRAM刷新之前，RAS所需的预充电周期数目，减少时间能够提高性能，反之则降低性能。如果你的内存速度够快，尽量使 用"2"。在超频的时候，选择"3"会让系统更稳定，增加OC成功率。
3、SDRAM CAS Latency Time/SDRAM Cycle Length（SDRAM CAS等待时间/SDRAM周期长度）
选项：2、3
控制SDRAM在读取或写入之前的时间，单位是CLK（Clock Cycle，时钟周期），减少等待时间能够增加突发传输的性能。如果你的内存速度够快，尽量使用"2"。在超频的时候，选择"3 "会让系统更稳定，增加OC成功率。
4、SDRAM Leadoff Command（SDRAM初始命令）
选项：3、4
调节数据存储在SDRAM之前所需的初始化时间，它会影响到突发传输时的第一个数据。如果你的内存速度够快，尽量使用"3" 。在超频的时候，选择"4"会让系统更稳定，增加OC成功率。
5、SDRAM Bank Interlee（SDRAM组交错）
选项：2-Bank、4-Bank，Disabled
调整SDRAM的交错模式，让不同组的SDRAM轮流删新和存取，当第一组进行删新时，第二组做存取工作，能够大大提高多组 内存协同工作时的性能。
每一个DIMM（Dual In-line Memory Modules，双重内嵌式内存模块）由2组或4组构成，2组SDRAM DIMM使用32Mbit或16Mbit等小容量芯片，4组SDRAM DIMM使用64Mbit或256Mbit等大容量芯片。如果你用的是单条2组SDRAM模块，设置为"2-Bank"，若是4 组SDRAM模块，可设置为"2-Bank"或"4-Bank"。当然，4组SDRAM比2组SDRAM要好。另外，Phoen ix Technologies的Award BIOS会在采用16Mbit SDRAM时自动关闭交错存取。
6、SDRAM Precharge Control（SDRAM预充电控制）
选项：Enabled，Disabled
Disabled时由CPU发出命令控制SDRAM的预充电时间，增加稳定性的同时会降低性能。Enabled时由SDRA M自己控制预充电时间，节省了CPU到SDRAM控制所花费的时钟周期，提高内存子系统性能。
|
|
|
|
[ 收藏]
[ 推荐]
[ 评论(0条)]
[返回顶部] [打印本页]
[关闭窗口] |
|
|
| |
|
|
|
